(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頗公開香母

特開平5-242057

(43)公開日 平成5年(1993)9月21日

(51)Int.CL5

 FI

技術表示箇所

G 0 6 F 15/16 9/445

4 2 0 S 9190-5L

8944-5B

G06F 9/06

420 K

審査請求 未請求 請求項の数2(全 10 頁)

(21)出類番号

特顯平4-41722

(71)出原人 000001889

三洋電視株式会社

(22)出駐日

平成 4年(1992) 2月27日

大阪府守口市京阪本通2丁目18番地

(72)発明者 中村 賢一

大阪府守口市京阪本通2丁目18番地 三洋

写模株式会社内

(74)代理人 弁理士 吉田 研二 (外2名)


(54)【発明の名称】 マルチプロセッサシステムの起動方式

(57)【要約】

【目的】 ブートローダの格納に要するスペースを削減し、かつシステムのバージョンアップに柔軟に対応し得るマルチプロセッサシステムの起動方式を提供する。

【構成】 複数のCPU11~13のうち第1のCPU11についてのみ設けたROM15に格納されたブートローダの実行により、他の第2のCPU12及び第3のCPU13用のブートローダがディスク装置33から各CPU用のRAM22-1、及びRAM23-1に読み込まれ、これらの各ブートローダの実行により第2のCPU12、第3のCPU13のブートが行われる。

PM 1



(2)

【特許請求の範囲】

. ,

【請求項1】 複数の中央処理装置と、各中央処理装置 **とに設けられた書込み読出しメモリと、各中央処理装** 置についてのオペレーティングシステムを格納するディ スク装置等の二次記憶装置とを備えたマルチプロセッサ システムにおいて、

前記複数の中央処理装置のうち一の中央処理装置につい てのみ、電源投入時にシステムのブートを行うイニシャ ルローダプログラムを格納した読出し専用メモリを設け

他の各中央処理装置用のそれぞれのイニシャルローダブ ログラムを前記二次記憶装置に格納しておき、

システム起動に際し、前記一の中央処理装置は前記読出 し専用メモリ内のイニシャルローダプログラムを実行す ることにより、前記二次記憶装置内のイニシャルローダ プログラムをそれぞれ対応する前記各書込み読出しメモ リに転送して、各中央処理装置にリセット信号を送出す るとともに、前記二次記憶装置から自己用のオペレーテ 『ィングシステムをロードし、

他の中央処理装置は、前記リセット信号に応じて対応す 20 る書込み読出しメモリに格納されたイニシャルローダブ ログラムに従い前記二次記憶装置からそれぞれ自己用の オペレーティングシステムをロードすることを特徴とす るマルチプロセッサシステムの起動方式。

【請求項2】 それぞれが書込み読出しメモリとデータ 転送制御部とを備えた複数の中央処理装置からなるマル チプロセッサシステムにおいて、

前記複数の中央処理装置のうち一の中央処理装置につい てのみ、電源投入時にシステムのブートを行うイニシャ ルローダプログラムを格納した読出し専用メモリと、各 30 中央処理装置用のイニシャルローダプログラム及びオペ レーティングシステムを格納するディスク装置等の二次 記憶装置とを設け、

システム起動に際し、前記一の中央処理装置は、前記読 出し専用メモリ内のイニシャルローダブログラムを実行 することにより、前記二次記憶装置内の他の中央処理装 置用のイニシャルローダプログラムを自己の書込み読出 しメモリに読み出し、この読み出したイニシャルローダ プログラムを前記データ転送制御部により対応する中央 処理装置用の書込み読出しメモリに転送したのち、該中 40 央処理装置にリセット信号を送出するとともに、前記二 次記憶装置から自己用のオペレーティングシステムを自 己用書込み読出しメモリにロードし、

他の各中央処理装置は、前記リセット信号に応じて自己 の書込み読出しメモリに格納されたイニシャルローダブ ログラムを実行することにより、前記一の中央処理装置 に対してオペレーティングシステムの転送を要求し、

この要求を受けた前記一の中央処理装置は、要求元の中 央処理装置用のオペレーティングシステムを前記二次記 憶装置から自己の書込み読出しメモリに読み出し、との 50 ングシステムを格納するディスク装置等の二次記憶装置

読み出したオペレーティングシステムをデータ転送制御 部により要求元の中央処理装置の書込み読出しメモリに 転送することを特徴とするマルチプロセッサシステムの 起動方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は複数の中央処理装置を備 えたマルチプロセッサシステムに係わり、特にその起動 方式に関する。

10 [0002]

> 【従来の技術】近年のコンピュータシステムは高速化、 多機能化が進み、複数のプロセッサ(以下、CPUと呼 ぶ)を搭載して処理を分担するいわゆるマルチプロセッ サシステムも一般的になっている。このようなシステム においては、従来、例えば特開昭54-37646号及 び特開昭58-184656号公報に示されているよう に、起動時に各CPUがなすべき
> —連の処理を記述した イニシャルローダプログラム (以下、ブートローダと呼 ぶ)を、各CPUごとに実装されたリードオンリメモリ (以下、ROMと呼ぶ) に書き込んでおき、起動時にこ れを実行することによりディスク装置等からオペレーテ ィングシステム(以下、OSと呼ぶ)を自己のメモリ内 に読み込むようになっていた。

[0003]

【発明が解決しようとする課題】このように、従来のシ ステム起動方式では、各CPUごとにブートローダ格納 用のROMを実装していたので、ROM実装用のソケッ トやROM制御回路が必要となり、ROM実装時の高さ が高くなったり、ROM制御回路のスペースが必要であ った。このため、近年のランダムアクセスメモリ(以 下、RAMと呼ぶ)の大容量化に伴うRAMの実装面積 の減少にもかかわらず、回路全体としての小型化が困難 であり、また、低消費電力化、及び製造工程の簡素化を 図れないという問題があった。

【0004】また、ブートローダをROMに格納してい たことから、システムのバージョンアップや周辺装置の 増設等を行う場合にはROMの交換作業が必要となるた め、ブートローダの更新に手間がかかり、事実上ユーザ 側での機能アップはできないという問題があった。

【0005】この発明は、かかる課題を解決するために なされたもので、ブートローダの格納に要するスペース を削減し、かつシステムのバージョンアップに柔軟に対 応し得るマルチプロセッサシステムの起動方式を提供す るととを目的とする。

[0006]

【課題を解決するための手段】請求項1記載の発明に係 るマルチプロセッサシステムの起動方式は、複数の中央 処理装置と、各中央処理装置ごとに設けられた書込み読 出しメモリと、各中央処理装置についてのオペレーティ

とを備えたマルチプロセッサシステムにおいて、前記複 数の中央処理装置のうち一の中央処理装置についての み、電源投入時にシステムのブートを行うイニシャルロ ーダプログラムを格納した読出し専用メモリを設けると ともに、他の各中央処理装置用のイニシャルローダプロ グラムを二次記憶装置に格納しておき、システム起動に 際し、一の中央処理装置は読出し専用メモリ内のイニシ ャルローダプログラムを実行することにより、二次記憶 装置内のイニシャルローダプログラムをそれぞれ対応す る各書込み読出しメモリに転送して、各中央処理装置に 10 リセット信号を送出するとともに、二次記憶装置から自 己用のオペレーティングシステムをロードする一方、他 の中央処理装置では、リセット信号に応じて対応する書 込み読出しメモリに格納されたイニシャルローダブログ ラムに従い二次記憶装置からそれぞれ自己用のオペレー ティングシステムをロードするようにしたものである。 【0007】請求項2記載の発明に係るマルチプロセッ サシステムの起動方式は、それぞれが書込み読出しメモ リとデータ転送制御部とを備えた複数の中央処理装置か 処理装置のうち一の中央処理装置についてのみ、電源投 入時にシステムのブートを行うイニシャルローダプログ ラムを格納した読出し専用メモリと、各中央処理装置用 のイニシャルローダプログラム及びオペレーティングシ ステムを格納するディスク装置等の二次記憶装置とを設 け、システム起動に際し、一の中央処理装置は、読出し 専用メモリ内のイニシャルローダプログラムを実行する ととにより、二次記憶装置内の他の中央処理装置用のイ ニシャルローダプログラムを自己の書込み読出しメモリ に読み出し、この読み出したイニシャルローダプログラ ムをデータ転送制御部により対応する中央処理装置用の 書込み読出しメモリに転送したのち、該中央処理装置に リセット信号を送出するとともに、二次記憶装置から自 己用のオペレーティングシステムを自己用書込み読出し メモリにロードし、他の各中央処理装置は、リセット信 号に応じて自己の書込み読出しメモリに格納されたイニ シャルローダプログラムを実行することにより、一の中 央処理装置に対してオペレーティングシステムの転送を 要求し、この要求を受けた一の中央処理装置は、要求元 の中央処理装置用のオペレーティングシステムを二次記 40 憶装置から自己の書込み読出しメモリに読み出し、との 読み出したオペレーティングシステムをデータ転送制御 部により要求元の中央処理装置の書込み読出しメモリに 転送するようにしたものである。

[0008]

• , • •

【作用】本発明に係るマルチプロセッサシステムの起動 方式では、複数の中央処理装置のうち1つの中央処理装 置についてのみ設けた読出し専用メモリに格納されたイ ニシャルローダプログラムの実行により、他の中央処理 ら各中央処理装置用の書込み読出しメモリに読み込ま れ、これらの各イニシャルローダプログラムに従い各中 央処理装置のブートが行われる。

[0009]

【実施例】以下実施例に基づき本発明を詳細に説明す

【0010】図1は、本発明の一実施例におけるシステ ム起動方式を応用したマルチプロセッサシステムを表し たものである。このシステムには、第1のCPU11、 第2のCPU12、及び第3のCPU13が備えられ、 それぞれ所定の処理を分担して行うようになっている。 第1のCPU11は、バス31によりROM15、RA M21、データ転送制御部34に接続されるほか、ディ スク制御部32を介してディスク装置33に接続されて いる。

【0011】ROM15には、第1のCPU11用のブ ートローダが格納されており、システムの電源投入によ りブートを行うようになっている。RAM21は、ディ スク装置33に格納された自CPU用のOS27(図 らなるマルチプロセッサシステムにおいて、複数の中央 20 2) やアプリケーションプログラムを格納するほか、デ ィスク装置33から読み出した第2のCPU12、第3 のCPU13用のブートローダ25、26を一旦格納す るためのものである。このRAM21に格納されたブー トローダは、データ転送制御部34の制御の下に、RA M22-1またはRAM23-1にDMA転送されるよ うになっている。

> 【0012】なお、ROM15は、RAM21のアドレ ス空間の一部に割り当てられ、第1のCPU11のリセ ット時のスタートベクタはROM15の先頭アドレスに 30 設定されている。

【0013】ディスク装置33には、図2に示すよう に、セクタアドレスB₁₂、B₁₃を先頭とする領域に それぞれ第2のCPU12及び第3のCPU13用のブ ートローダ25、26が格納され、また、セクタアドレ ス〇」」、〇」2、〇」3を先頭とする領域にそれぞれ 第1のCPU11用のオペーレティングシステム(以 下、OSと呼ぶ) 27、第2のCPU12用のOS2 8、第3のCPU13用のOS29が格納されている。 【0014】第2のCPU12は、バス35によりRA M22-1、RAM22-2、及びデータ転送制御部3 6に接続されている。RAM22-1とRAM22-2 は連続したアドレス空間に割り当てられ、第2のCPU 12のリセット時のスタートベクタはRAM22-1の 先頭アドレスに設定されている。 ととに、RAM22-1は第2のCPU12用のブートローダ25(図2)を 格納するためのものであり、RAM22-2は第2のC PU12用のOS28 (同図) やアプリケーションプロ グラム等を格納するためのものである。

【0015】同様に、第3のCPU13は、バス37に 装置用のイニシャルローダプログラムが二次記憶装置か 50 よりRAM23-1、RAM23-2、及びデータ転送 5

制御部38に接続されている。RAM23-1とRAM23-2は連続したアドレス空間に割り当てられ、第3のCPU13のリセット時のスタートベクタはRAM23-1の先頭アドレスに設定されている。ここに、RAM23-1は第3のCPU13用のブートローダ26(図2)を格納するためのものであり、RAM23-2は第3のCPU13用のOS29(同図)や、アプリケーションプログラム等を格納するためのものである。

【0016】データ転送制御部34、36、38はそれ ぞれDMA(ダイレクトメモリアクセス)機能を有し、データ転送路16を介して相互にデータや各種制御信号のほかCPU12、13のリセット信号を転送できるようになっている。

【0017】以上のような構成のマルチプロセッサシステムの起動時の動作を説明する。ここではまず図3とともに第1のCPU11の動作を説明する。

【0018】システムの電源を投入すると、第1のCPU11がROM15に格納されたブートローダに従ってブートを行う。すなわち、まずRAM21のチェックサムのチェック等の自己診断を行い(図3ステップS10 201)、データ転送制御部34内のDMAレジスタ(図示せず)等の周辺ハード回路のチェックを行う(ステップS102)。そして、ディスク装置33の回転が定常状態になったのち、その診断のための命令によりディスク装置33のチェックを行う。

【0019】との結果が正常であった場合(ステップS103;Y)、第1のCPU11はディスク装置33から第2のCPU12月のプートローダ25(図2)をRAM21に一旦読み込んだのち(ステップS104)、これをデータ転送制御部34の制御により第2のCPU12のRAM22-1に転送するとともに(ステップS105)、第2のCPU12に対してリセット信号を送出する(ステップS106)。

【0021】次に、第1のCPU11は自CPU用のOS27をディスク装置33からRAM21のOS用エリアにロードし(ステップS110)、このOS27に制御を減す(ステップS111)。これにより、ROM15内のブートローダによる第1のCPU11のブート動作が終了する。

【10022】一方、図4に示すように、第1のCPU1 1からのリセット信号を受けた第2のCPU12は、R AM22-1に格納されたブートローダ25に従いブートを行う。すなわち、第1のCPU11の場合と同様 に、まずRAM22-1、22-2のチェックサムのチェック等の自己診断を行い(図4ステップS201)、データ転送制御部36内のDMAレジスタ(図示せず)等の周辺ハード回路のチェックを行う(ステップS202)。その後、第2のCPU12は、自CPU用のOS28をディスク装置33からRAM22-2内のOS用エリアにロードし(ステップS203)、このOS28に制御を護す(ステップS204)。これにより、RAM22-1内のブートローダによる第2のCPU12のプート動作が終了する。なお、第3のCPU13についても同様で、RAM23-1に格納されたブートローダに従いブートを行うが、ここでは説明を省略する。

【0023】なお、本実総例では、第2のCPU12及び第3のCPU13用のブートローダをディスクから自己のRAMに読み込むこととしたが、これらのCPUが第1のCPU11と同じ動作をするシステムにおいては、ROM15に格納された第1のCPU11用のブートローダを直接自己のRAMにコピーするようにしてもよい。

【0024】図5は、本発明の第2の実施例におけるシ ステム起動方式を応用したマルチプロセッサシステムを 表したものである。この図で、第1の実施例(図1)と 同一部分には同一の符号を付し、適宜説明を省略する。 【0025】とのシステムには、第1のCPU11、第 2のCPU12. 第3のCPU13が備えられ、それぞ れ所定の処理を分担して行うようになっている。第1の CPUllは、ローカルバス45により自CPU用のO Sを格納するためのRAM21、及びメモリ管理部(M MU) 41に接続されている。メモリ管理部41は、ロ ーカルバス45と共通バス40との間のバス信号の遺 い。倒えばビット幅やクロックタイミングの違い等を吸 収するためのもので、内部にキャッシュメモリ及びその 制御回路(図示せず)を有している。第2のCPU12 及び第3のCPU13についても同様の接続構成となっ ている。

【0026】共通バス40には、第1のCPU11用の ブートローダを格納したROM15.及びRAMで構成 される共通メモリ45が接続されるとともに、ディスク 制御部32を介してディスク装置33が接続されてい 40 る。

【0027】共通メモリ45は、第2のCPU12用のブートローダ25を格納するためのRAM22-1、及び第3のCPU13用のブートローダ26を格納するためのRAM23-1を含んでいる。ことに、ROM15、RAM22-1、RAM23-1は一連のアドレス空間に割り当てられており、これらの各エリアの先頭アドレスにそれぞれ第1のCPU11、第2のCPU12、及び第3のCPU13のリセット時のスタートベクタが設定されている。

50 【0028】ディスク装置33には、第1の実施例(図

2) の場合と同様、第2のCPU12及び第3のCPU 13月のブートローダ25、26が格納されるととも に、第1~第3のCPU11~13用のOS27~29 がそれぞれ格納されている。

【0029】以上のような構成のマルチプロセッサシス テムの起動時の動作を図6とともに説明する。

【0030】システムの電源を投入すると、第1のCP UllはROM15に格納されたブートローダに従って ブートを行う。すなわち、まずRAM21のチェックサ 1)、メモリ管理部41等の周辺ハード回路のチェック を行う(ステップS302)。そして、ディスク装置3 3の回転が定常状態になったのち、その診断のための命 令によりディスクのチェックを行う。

【0031】との結果が正常であった場合(ステップS 303:Y)、第1のCPU11はディスク装置33か ら第2のCPU12用のブートローダ25 (図2)をR AM22-1に読み込んだのち(ステップS304)、 第2のCPU12に対してリセット信号を送出する(ス テップS305)。

【0032】次に、第1のCPU11は、ディスク装置 33から第3のCPU13用のブートローダ26 (図 2) を共通メモリ45のRAM23-1 に読み込んだの ち(ステップS106)、第3のCPU13に対してリ セット信号を送出する(ステップS307)。

【0033】 この後、第1のCPU11は、自CPU用 のOS27をディスク装置33からRAM21のOS用 エリアにロードし(ステップS308)、このOS27 に制御を渡す(ステップS309)。これにより、RO M15内のブートローダによる第1のCPU11のブー 30 作内容を説明するための流れ図である。 ト動作が終了する。

【0034】一方、第1のCPU11からのリセット信 号を受けた第2のCPU12、及び第3のCPU13 は、共通メモリ45内のRAM22-1、及びRAM2 3-1にそれぞれ格納されたブートローダ25、26に 従い、第1の実施例(図4)に示したものと同様の手順 でブートを行う。

【0035】とのようにして、第1のCPU11による ROM15内のブートローダの実行から始まり、第2の CPU12及び第3のCPU13のブートが順次行われ 40 15 ROM ることとなる。

【0036】なお、第2の実施例では、ROM15を共 通バス40に接続することとしたが、第1のCPU I--1

のローカルバス45に接続するようにしてもよい。 [0037]

【発明の効果】以上説明したように、本発明によれば、 複数の中央処理装置のうち1つの中央処理装置について のみ読出し専用メモリを設け、これに格納したイニシャ ルローダプログラムの実行により、他の中央処理装置用 のイニシャルローダブログラムが二次記憶装置から各中 央処理装置用の書込み読出しメモリに読み込み、これら の各イニシャルローダプログラムに従い各中央処理装置 ムのチェック等の自己診断を行い(図6ステップS30 10 のブートを行うこととしたので、多数の中央処理装置を 有するマルチプロセッサシステムにおいても、読出し専 用メモリを1つだけ実装すればよい。このため、回路全 体として小型化、低消費電力化、製造工程の簡素化を図 ることができるという効果がある。

> 【0038】また、システムのバージョンアップや周辺 装置の増設等を行う場合でも、読出し専用メモリの内容 を更新する必要がなく、二次記憶装置内のイニシャルロ ーダプログラムのみを修正すればよいので、ユーザ側で の機能アップも容易であり、システムのバージョンアッ 20 プに柔軟に対応することができるという効果もある。

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるシステム起動方 式を応用したマルチプロセッサシステムを示すブロック

【図2】 このマルチプロセッサシステムのディスク装置 の内容を示す説明図である。

【図3】 このシステム起動方式における第1のCPUの 動作内容を説明するための流れ図である。

【図4】このシステム起動方式における他のCPUの動

【図5】本発明の第2の実施例におけるシステム起動方 式を応用したマルチプロセッサシステムを示すプロック 図である。

【図6】 このシステム起動方式における第1のCPUの 動作内容を説明するための流れ図である。

【符号の説明】

- 11 第1のCPU
- 12 第2のCPU
- 13 第3のCPU


22-1, 22-2, 23-1, 23-2 RAM

33 ディスク装置

【図1】


(6)

図 1




[図2]

图 2




【図4】


図す



[図3]

24 3





10 図

[図6]

図 6

